芯片解密传统的热压键合或微凸点互连方案，在纳米间距、信号完整性等方面逐渐瓶颈凸显。

而混合键合通过原子级平整接触面，实现金属与金属、氧化物与氧化物的同步键合，消除了传统结构的限制，让信号传输更优。在3D NAND中，它还为更高堆叠层数的稳定制造开辟新路径。

随着AI算力需求爆发对高密度封装的需求增加，混合键合在HBM、3D IC等高端封装场景的渗透率持续提升。

芯片解密据国泰证券引用Yole数据，2028年混合键合在HBM市场渗透率将从2025年的1%跃升至36% ，凸显该领域强劲增长潜力。

从市场规模来看，2020年全球混合键合设备市场规模达3.2亿美元，预计2027年芯片到晶圆（CoW，即D2W）/晶圆到晶圆（WoW，即W2W）市场规模将分别攀升至2.3亿/5.1亿美元，复合年增长率（CAGR）高达69%/16%。

这表明混合键合技术不仅在技术层面得到认可，在商业市场上也展现出巨大的发展空间，未来有望成为先进封装领域的主流技术之一。

三星：激进布局混合键合

三星对混合键合表现出极高热情。其在12层堆叠HBM前使用热压键合，而确认混合键合对16堆叠HBM必不可少。通过缩小芯片间距，可在775微米内安装17个芯片。

在HBM路线图上，三星计划2025年生产16层堆叠的HBM4样品，2026年量产。2024年4月，其已用子公司Semes的混合键合设备生产出运行正常的16层堆叠HBM样品。并计划最快从HBM4E 16层堆叠开始应用该技术，目前正处于样品测试阶段。

三星电子常务金大祐提到，16层堆叠HBM发热问题难控，故开始尝试混合键合，而HBM4E能否商用化需考量市场接受度和投资成本。此外，三星还筹备定制化HBM业务，收到大量咨询，正开发有自身特色的产品。

除HBM外，2024年2月三星与长江存储签署专利许可协议，获其混合键合技术授权，用于下一代NAND产品，特别是计划2025年下半年量产的第10代V10 NAND。该产品预计堆叠420至430层，引入晶圆对晶圆混合键合技术，以提升性能、改善散热和提高生产率。此前三星采用芯片级封装工艺，因NAND堆叠复杂，外围电路压力大，故在V10 NAND中采用混合键合工艺。

海力士：不甘示弱推进技术

在HBM领域领先的SK海力士，对混合键合也态度积极。其计划2026年量产16层HBM4内存，使用混合键合技术堆叠更多DRAM层。

芯片解密SK海力士先进HBM技术团队负责人金贵旭指出，正研究用于HBM4的混合键合和MR-MUF技术，虽良率不高，但混合键合有望在厚度不超775微米时实现超20层堆叠。

2024年4月，SK海力士副总裁李康旭强调，计划从HBM4E代开始导入混合键合技术，该代产品采用20层堆叠的DRAM芯片。此前第六代HBM采用MR-MUF技术，而从20层堆叠开始，混合键合因能实现更薄芯片设计，在性能与能效上优势更大，变得“不可或缺”。

在NAND方面，SK海力士正研发400层NAND闪存，目标2025年底量产。其与供应链合作伙伴开发所需工艺技术和设备，计划应用混合键合技术，研究键合新材料及多种连接技术，目标2024年底完成技术和基础设施准备，2026年上半年全面生产400层NAND。